出版社内容情報
電子計算機や各種の制御装置などに使われているディジタル回路の論理設計の基礎となる理論回路の理論について解説した。〔内容〕ブール代数／論理関数の簡単化／多重論理関数の簡単化／その他の論理演算／順序回路／非同期回路
【目次】
1. 緒論
1.1 論理回路
1.2 リレー回路
1.3 半導体論理素子
2. ブール代数
2.1 ブール代数
2.2 公理とその説明
2.3 定理とその説明
2.4 論理回路と論理関数
2.5 論理関数と真理値表
2.6 最小項，最大項とVeitch図表
2.7 標準展開
2.8 ２変数の論理関数
3. 論理関数の簡単化
3.1 論理関数の簡単化の意味
3.2 簡単化の方法（Ⅰ）公式を用いる方法
3.3 簡単化の方法（Ⅱ）表を用いる方法
3.4 簡単化の方法（Ⅲ）図表による方法
3.5 簡単化の方法（Ⅳ）consensusの反復による方法
3.6 組合わせ禁止のある場合の簡単化
3.7 乗法標準形における簡単化
3.8 高次の表示式における簡単化
4. 多重論理関数の簡単化
4.1 多出力回路（Multiple Output Network）
4.2 簡単さの基準
4.3 図表による簡単化
4.4 表を用いる方法
4.5 組合わせ禁止のある場合の簡単化
4.6 乗法標準形における簡単化
5. その他の論理演算
5.1 NAND論理とNORの論理
5.2 NAND回路網と論理関数
5.3 NOR回路網と論理関数
5.4 論理式よりNAND回路（NOR回路）への変換
5.5 NAND回路網の最適合成
5.6 多数決論理
6. 順序回路
6.1 組合わせ回路と順序回路
6.2 記憶素子とその論理的性質
6.3 フリップ・フロップの応用方程式
6.4 フリップ・フロップの入力方程式
6.5 組合わせ禁止のある場合の入力方程式
6.6 順序回路の表現と構成
6.7 状態の簡単化（Ⅰ）組合わせ禁止のない場合
6.8 状態の簡単化（Ⅱ）組合わせ禁止のない場合
6.9 状態の割当て
6.10 入力方程式の決定
7. 非同期回路
7.1 非同期回路
7.2 時間おくれをもった組合わせ回路の動作
7.3 ハザード
7.4 順序回路における時間おくれの影響
7.5 本質的ハザード
7.6 非同期順序回路の構成
7.7 非同期回路の制御
7.8 Speed Independent Logicによる制御回路
7.9 Speed Independent回路の特徴
8. 付 録
9. 索 引
