内容説明
回路図とＨＤＬを比べると…わかる！Ｘｉｌｉｎｘ ＩＳＥ ＷｅｂＰＡＣＫ１４．７対応。回路図／ＶＨＤＬ／Ｖｅｒｉｌｏｇ ＨＤＬ併記。
目次
ＦＰＧＡ
開発準備
回路図エディタによる設計
ハードウェア記述言語による設計
基本回路
論理シミュレータ（ＩＳｉｍ）
応用回路
シーケンサ
ＩＰコア
スタンドアローン動作
フリーハードウェア
著者等紹介
すすたわり［ススタワリ］
１９７５年東京生まれ。２００５年筑波大学大学院博士課程システム情報工学研究科コンピュータ・サイエンス専攻修了。博士（工学）。２００５年度下期未踏ソフトウェア創造事業スーパークリエータ。学位取得後、２０１２年３月まで同大学研究員。２００９年９月より工学院大学情報通信工学科非常勤講師兼任。２０１０年５月よりＦＰＧＡ‐ＣＡＦＥ／ＦａｂＬａｂ Ｔｓｕｋｕｂａを運営。２０１２年４月に株式会社ＳＵＳＵＢＯＸを設立。現在、同社代表取締役。２０１５年４月より、慶應義塾大学特任講師兼任（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
