神奈川工科大学附属図書館
ログイン

神奈川工科大学附属図書館

検索結果一覧へ戻る

SystemVerilogによるFPGA/ディジタル回路設計入門

小林和淑 [ほか] 共著. -- オーム社, 2023. <BB01306018>
登録タグ：
登録されているタグはありません
便利機能：
レビューを見る 詳細情報を見る
書誌URL：

SystemVerilogによるFPGA/ディジタル回路設計入門

小林和淑 [ほか] 共著. -- オーム社, 2023. <BB01306018>
登録タグ：
登録されているタグはありません
便利機能：
レビューを見る 詳細情報を見る
書誌URL：

所蔵一覧 1件～1件（全1件）

ナンバーをクリックすると所蔵詳細をみることができます。

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約
0001 図書館 2階書架 549.7||K 112269725 0件
No. 0001
巻号
所蔵館 図書館
配置場所 2階書架
請求記号 549.7||K
資料ID 112269725
状態
返却予定日
予約 0件
このページのTOPへ

書誌詳細

標題および責任表示 SystemVerilogによるFPGA/ディジタル回路設計入門 / 小林和淑 [ほか] 共著
SystemVerilog ニヨル FPGA/ディジタル カイロ セッケイ ニュウモン
出版・頒布事項 東京 : オーム社 , 2023.11
形態事項 viii, 183p : 挿図 ; 24cm
巻号情報
ISBN 9784274231018
その他の標題 異なりアクセスタイトル:SystemVerilogによるFPGAディジタル回路設計入門
SystemVerilog ニヨル FPGA ディジタル カイロ セッケイ ニュウモン
注記 その他の共著者: 寺澤真一, 吉河武文, 塩見準, 門本淳一郎
注記 監修: 小林和淑
注記 参考文献: p[179]
学情ID BD04733483
本文言語コード 日本語
著者標目リンク 小林, 和淑||コバヤシ, カズトシ <AU00031724> 著・監修
著者標目リンク 寺澤, 真一||テラサワ, シンイチ <AU00062499> 著
著者標目リンク 吉河, 武文||ヨシカワ, タケフミ <AU00056328> 著
著者標目リンク 塩見, 準||シオミ, ジュン <AU00062500> 著
著者標目リンク 門本, 淳一郎||カドモト, ジュンイチロウ <AU00062501> 著
分類標目 電子工学 NDC9:549.7
分類標目 電子工学 NDC10:549.7
分類標目 科学技術 NDLC:ND386
件名標目等 ハードウェア記述言語||ハードウェアキジュツゲンゴ
件名標目等 大規模集積回路||ダイキボシュウセキカイロ
件名標目等 FPGA
件名標目等 集積回路||シュウセキカイロ
件名標目等 ハードウェア記述言語||ハードウェアキジュツゲンゴ
このページのTOPへ
検索結果一覧へ戻る
このページのTOPへ